JEDEC即将完成HBM4标准制定 每堆栈通道数翻倍，或6.4Gbps速率起步
近年来，人工智能（AI）、高性能计算（HPC）和PC一直在推动高性能DRAM产品的研发，市场对HBM类DRAM的需求也在迅速增长。三星、SK海力士和美光三家主要存储器制造商都加大了这方面的投入，以加快研发的进度。从去年下半年起，就不断传出有关下一代HBM4的消息。
JEDEC固态存储协会已发出公告，宣布即将完成HBM4标准的制定工作。新设计被认为是HBM3标准的进化，旨在进一步提高数据处理速率，同时保持基本功能，比如更高的带宽、更低的功耗、增加每个芯片以及堆栈的容量。
JEDEC表示，HBM4的进步对于需要高效处理大型数据集和复杂计算的应用程序来说至关重要，覆盖范围包括生成式AI、高性能计算、高端显卡和服务器。与HBM3相比，HBM4将使每个堆栈的通道数增加一倍，并且占用了更大的物理空间。早在去年就有报道称，HBM4堆栈将采用2048位接口，而以往每个HBM堆栈采用的都是1024位接口，位宽翻倍是2015年HBM内存技术推出后的最大变化。
此外，为了确保支持设备的兼容性，在新标准里，单个控制器可以同时使用HBM3和HBM4，不同的配置需要不同的中介器来适配。HBM4将指定24Gb和32Gb层，并提供4-high、8-high、12-high和16-high的TSV堆栈，目前JEDEC已就最高6.4 Gbps的速率达成协议，并讨论更高的频率。
有消息称，JEDEC为了降低三星、SK海力士和美光的制造难度，可能会放宽HBM4在高度方面的要求，也就是最高的720微米的限制，12层及16层堆叠的HBM4高度将放宽至775微米。这意味着利用现有的键合技术就能实现16层堆叠，而无需转向新的混合键合技术。
新闻来源：https://www.expreview.com/94748.html
快点用在家用显卡上吧。。。
页:
[1]