Sly 发表于 2025-2-15 13:02

Zen6 IF总线的带宽和延迟有进步么？毕竟封装靠的更近了

本帖最后由 Sly 于 2025-2-15 13:07 编辑

特别是写入带宽，现在顶天了单CCD也就约60-70GB/s，实在是太低。

当然了，延迟估计还是不好办，而且intel也翻车了，还是得靠x3d起飞。

自由之翼 发表于 2025-2-15 13:18

等18号看halo的表现就可以知道了

可以抱的萝卜 发表于 2025-2-15 14:15

FCLK终于可以3000+了？

gartour 发表于 2025-2-15 14:21

本帖最后由 gartour 于 2025-2-15 14:26 编辑

自由之翼 发表于 2025-2-15 13:18
等18号看halo的表现就可以知道了

按zen6的最新爆料是玻璃中介层，和halo又不一样了。

sinopart 发表于 2025-2-15 14:21

amd的人在strix halo的发布会上已经说过了，if总线改并行传输，同时减少年纪提高频率。预计带宽至少比现有水平翻一倍，乐观点可以翻三倍。

赫敏 发表于 2025-2-15 14:35

带宽肯定能增加。延迟可能不会减小多少，但少一个串并转换步骤应该还是会改善一丝丝

雨降花落 发表于 2025-2-15 14:57

据说StrixHalo就是这项技术的试水作，减少了并行转串行再转并行的延迟。

互联也从铜中介改为硅中介，能跑更高频率，应该会有不小的提升。
页: [1]
查看完整版本: Zen6 IF总线的带宽和延迟有进步么？毕竟封装靠的更近了