L3 48MB/128MB了
12和32的12的组成24就是96MB
我说的什么你们知道的[偷笑][偷笑][偷笑] 每核L3没变么 岂不是这代x3d也就威武一代了[偷笑] laittty 发表于 2025-3-7 17:45
岂不是这代x3d也就威武一代了
到时候x3d就是144MB呀 zen6大核一个ccd包含 12个ccX L3 48MB
Ze6C1个核心是 32个ccx？？
还在70多平方mm的晶圆上蚀刻至少1.5倍的晶体管数量，TSMC 3nm工艺感觉不够用啊 atiufo 发表于 2025-3-7 17:43
每核L3没变么
128mb/32c zen6c的翻倍了 128mb是什么数据？48+64是112啊[晕倒] 我比较关心32核互联是如何实现的，是不是mesh。 af_x_if 发表于 2025-3-7 17:47
到时候x3d就是144MB呀
啥，我说的是zen5x3d zen6 x3d不会要27年才出把 本帖最后由 847681220 于 2025-3-7 17:55 编辑
af_x_if 发表于 2025-3-7 17:49
我比较关心32核互联是如何实现的，是不是mesh。
应该是回归zen2以前的双ccx形式吧，现在zen5c是个长条的单ccx拼成双ccx正好一个方型ccd 本帖最后由 Wurenji 于 2025-3-7 17:56 编辑
自由之翼 发表于 2025-3-7 17:49
128mb是什么数据？48+64是112啊
刚才我算错了，请忽略[困惑]
可能是X3D叠完最高128？ 自由之翼 发表于 2025-3-7 17:49
128mb是什么数据？48+64是112啊
12C Zen6 CCD 48M L3
32C Zen6c CCD 128M L3
桌面级非X3D最高48M*2=96M L3 都是每个核心4M L3的话，Zen6和Zen6c差异也太小了吧 黄哥的意思是叫我们不忙买卡 对吗 就怕是加量加价.... 本帖最后由 Koin 于 2025-3-7 18:15 编辑
所以这样的话X3D三缓也应该会更大，牛逼啊。 LV3的萝莉控 发表于 2025-3-7 18:11
都是每个核心4M L3的话，Zen6和Zen6c差异也太小了吧
之前有rumor说Zen6和6c只有核心数和密度的差别，每核心缓存数量一样，这刚好能对上 hsy-x 发表于 2025-3-7 18:13
就怕是加量加价....
先进制程不贵是不可能的 有工艺消息了吗，是N3E、N3P还是N2？ 自由之翼 发表于 2025-3-7 17:49
128mb是什么数据？48+64是112啊
一般来说12核的CCD了，应该不会再用64M的 3D vcache了，而会用48x2=96M的 LV3的萝莉控 发表于 2025-3-7 18:09
12C Zen6 CCD 48M L3
32C Zen6c CCD 128M L3
桌面级非X3D最高48M*2=96M L3
[傻笑]完美答案 zen6 x3d会是48+64还是48+96呢 今晚解禁么。。。 海和鱼 发表于 2025-3-7 20:04
今晚解禁么。。。
解禁啥？ zen6 还用SP5么？ msdelphi 发表于 2025-3-7 20:11
zen6 还用SP5么？
SP7和SP8 zhangzhonghao 发表于 2025-3-7 20:14
SP7和SP8
支持MCRDIMM么？ 现在内存带宽跑AI不够看呀 msdelphi 发表于 2025-3-7 20:16
支持MCRDIMM么？ 现在内存带宽跑AI不够看呀
我看到的是支持MRDIMM，没写MCRDIMM aibo 发表于 2025-3-7 20:01
zen6 x3d会是48+64还是48+96呢
当然是后者
页:
[1]
2