消息称三星计划推出SAINT系列先进3D封装技术，以与台积电在AI半导体领域竞争

埃律西昂

来源： KED Global
原文标题： Samsung to unveil 3D AI chip packaging tech SAINT to rival TSMC

---

全球最大的存储芯片制造商三星电子公司计划明年推出先进的三维（3D）芯片封装技术，与代工龙头企业台湾积体电路制造公司（TSMC）展开竞争。

这家总部位于韩国水原的芯片制造商将利用这项技术--SAINT（Samsung Advanced INterconnection Technology，三星先进互连技术）--以更小的尺寸集成高性能芯片（包括人工智能芯片）所需的内存和处理器。

熟悉内情的人士周日表示，在SAINT品牌下，三星计划推出三种技术：
SAINT S，垂直堆叠SRAM存储芯片和CPU；
SAINT D，垂直封装CPU和GPU等处理器以及DRAM内存；
SAINT L，堆叠多个应用处理器（AP）。

目前的 2.5D 封装技术在大多数情况下是水平并排组装不同类型的芯片。

三星的一些新技术，包括 SAINT S，已经通过了验证测试。不过，消息人士称，三星将在与客户进行进一步测试后，于明年推出商业服务。

封装是半导体制造的后端步骤之一，它将芯片置于保护层中，以防止腐蚀，并提供一个接口来组合和连接已制造好的芯片。

台积电、三星和英特尔公司等领先的芯片制造商正在激烈竞争先进封装技术，这种技术集成了不同的半导体或垂直互连多个芯片。先进封装可将多个设备合并并封装成一个电子设备。

封装技术可以提高半导体性能，而无需通过超精细加工缩小纳米尺寸，这在技术上具有挑战性，而且需要更多时间。

根据咨询公司 Yole Intelligence 的预测，全球先进芯片封装市场将从 2022 年的 443 亿美元增长到 2027 年的 660 亿美元。在 660 亿美元中，3D 封装预计将占约四分之一，即 150 亿美元。

目前的 3D 封装领导者--TSMC
随着生成式人工智能（如 Chat**）的发展，该技术也在迅速增长，这需要能够快速处理大量数据的半导体。
业界目前的主流是 2.5D 封装，即尽可能将芯片放在一起，以减少数据瓶颈。

全球第一大合约芯片制造商台积电也凭借其拥有十年历史的 2.5D 封装技术，成为全球先进封装市场的领导者。
台积电正在斥巨资为苹果公司和 Nvidia 公司等客户测试和升级其 3D 芯片间堆叠技术 SoIC。台积电 7 月份表示，将投资 900 亿台币（约合 29 亿美元）在台新建一座先进封装厂。

本月早些时候，全球第三大代工厂商台湾联华电子公司（UMC）启动了晶圆到晶圆（W2W）3D IC 项目，利用硅堆叠技术为客户提供高效集成内存和处理器的尖端解决方案。
联电表示，其与 ASE、Winbond、Faraday 和 Cadence Design Systems 等封装公司合作开展的 W2W 3D IC 项目是一项雄心勃勃的事业，旨在利用 3D 芯片集成技术来满足边缘人工智能应用的特殊要求。

而英特尔利用其新一代 3D 芯片封装技术 Foveros 制造先进的芯片。

三星的芯片封装路线图
自 2021 年推出 2.5D 封装技术 H-Cube 以来，全球第二大芯片代工公司三星一直在加快芯片封装技术的发展。

三星表示，2.5D 封装技术可以将逻辑芯片或高带宽内存（HBM）以较小的尺寸堆叠在硅插层之上。

这家韩国公司 4 月份表示，它将提供封装交钥匙服务，处理从芯片生产到封装和测试的整个过程。

消息人士称，三星希望通过新的 SAINT 技术，提高数据中心和移动 AP 的人工智能芯片性能，实现设备上的人工智能功能。

埃律西昂

谨在此补充一些我之前看到的一些消息：

• 三星和Intel携手的Cache DRAM，或许就是SAINT D？
• 有rumor称未来Exynos AP将使用chiplet设计，看起来也是SAINT系列技术的范畴？
  

sun1a2b3c4d

2.5D与3D封装的区别是？

埃律西昂

sun1a2b3c4d 发表于 2023-12-6 12:38
2.5D与3D封装的区别是？

我猜的话，HBM是2.5D，3D缓存是3D，大致按这个概念理解？