PCI-SIG公布PCIe 7.0规范的0.7版本 预计今年内正式发布最终版本

mnak888

在2022年PCI-SIG开发者大会上，PCI-SIG庆祝其成立三十周年，并宣布了下一代的PCIe 7.0规范，计划在2025年向其成员发布。近日PCI-SIG宣布，推出PCIe 7.0规范的0.7版本，可供成员审查。这是PCIe 7.0规范的完整草案，纳入了2024年4月发布0.5版本后从成员那里收到的所有反馈，距离今年正式发布最终版本又迈进了一步，以保证每三年推出一次新标准的目标节奏。



相比于PCIe 6.0规范，PCIe 7.0规范的数据传输速率将再次倍增，达到128 GT/s，大幅度高于PCIe 6.0的64 GT/s和PCIe 5.0的32 GT/s。一个PCIe 7.0 x16通道可以支持512 GB/s，使用了四级脉冲幅度调制（PAM4）信令和1b/1b flit模式编码和前向纠错（FEC），这些都延用了之前PCIe 6.0规范的功能。

PCIe 7.0规范还重点关注了注重通道参数和覆盖范围、继续实现低延迟和高可靠性目标、提高电源效率、并保持与所有前几代PCIe技术的向后兼容性。PCI-SIG希望，PCIe 7.0规范可以成为800G以太网、人工智能/机器学习、超大规模数据中心、HPC、量子计算和云等数据密集型市场的可扩展互连解决方案。



就像PCI-SIG设计的其他规范一样，每个PCI Express规范都会有五个主要的节点。

0.3版本：概念。该草案描述了需要实现的目标和实现这些目标的方法。

0.5版本：第一稿。这个版本必须完全解决0.3草案中设定的目标，它还包括所有的架构方面和要求。此外，它还包含了来自各相关方的反馈意见，此时PCI-SIG的成员可以将功能添加到正在制定的规范中。

0.7版本：完整草案。这个版本必须有一套完整的功能需求和方法定义，因为在这个版本之后不能再增加新的功能了。此外，电气规范必须已经使用测试芯片进行了验证。在这一点上，PCI-SIG成员可以提出新接口的不同实现。

0.9版本：最终草案。此时，PCI-SIG成员正在对技术进行内部审查，以确保其知识产权和专利。同时，不允许进行任何功能上的修改。

1.0版本：最终版本。从这个版本开始，所有的更改和增强都必须通过正式的勘误表文档和工程变更通知（ECN）。

据了解，PCIe 7.0规范需要更短的PCIe走线，这使得根设备和端点设备之间的距离进一步缩短。



新闻来源 https://www.expreview.com/97880.html

sun1a2b3c4d

这么看来8.0要迈入1TB/S的门槛啦~

赫敏

线变短不是好消息，以后还想内存池化可怎么搞

jeff.kwan

好家伙我还停留在3.0

libfire2002

再涨 要爆炸了

gubugu2001

这么快的嘛。。标准先行好多年啊

完颜哒哒迩

我PCIE3.0都没用上他们就7.0了

霹雳火

赫敏 发表于 2025-1-18 14:59
线变短不是好消息，以后还想内存池化可怎么搞

多层板，主板加钱？

yaobinghui

5.0还没能施展开

赫敏

霹雳火 发表于 2025-1-18 10:13
多层板，主板加钱？

主板多不多层没用啊。cxl是把pcie当网线一样用，pcie7.0到时候应该对应cxl4.0

gylj7058

好家伙我还停留在3.0

Alienxzy

赫敏 发表于 2025-1-18 14:59
线变短不是好消息，以后还想内存池化可怎么搞

其它不好说，但是也许主板PCIe 7.0的都会在第一槽了吧

notification

感觉以后主板上想多几个pcie槽的话，可能会有：pcie7.0   pcie6.0  pcie5.0.....离CPU越远，速度越低

澳洲麋鹿

4k读写进步了吗？

tengyun

5.0都已经很吃PCB布线工艺了。
6.0 7.0这是

huihuige

速度再快又有什么用
5.0的X16拆分成2个X8
接4.0显卡，带宽不还是4.0X8么
什么时候5.0X8能等效4.0X16去使用我就算你牛逼~~