“在封装竞赛中获得对台积电领先的武器” 三星本月早些时候发布4大封装技术路线图
本帖最后由 埃律西昂 于 2023-4-13 13:22 编辑Source: https://www.thelec.kr/news/articleView.html?idxno=20514
[*]三星电子AVP业务团队产品战略部Byung-Yeon Cho在会上发言
[*]公布了四个结合内存技术的先进封装平台
[*]高带宽存储器集成平台......12个HBM即将问世
[*]开发了用于移动应用的逻辑3D IC集成平台技术
https://www.thelec.kr/news/photo/202304/20514_17897_136.jpg
三星电子公布了一个结合内存技术的先进封装平台。这是一项下一代技术，该公司正准备在与台积电的代工竞赛中取得领先。
三星电子AVP业务团队产品战略部的Byung-yeon Cho本月5日在水原会议中心举行的韩国微电子和封装协会2023年年会上宣布了先进封装技术路线图。
"你可能会挠头，但三星电子在封装技术方面有很高的竞争力，"Cho说，"我们正在创建一个结合存储器技术的先进封装平台（以加强我们的封装竞争力）。"
三星今天公布的先进封装平台有四个：Low Power Memory Integration Plaform （低功耗内存集成平台）；Wide I/O Memory Integration Plaform（宽I/O内存集成平台）；High B/W Memory Integration Plaform（高带宽内存集成平台）；以及Logic 3D Intergration Platform（逻辑3D IC集成平台）。
static/image/hrline/1.gif
低功耗内存集成平台是针对移动产品而设计的。它采用扇出式面板级封装（FO-PLP）和扇出型晶圆级封装（FO-WLP），将LPDDR内存芯片堆叠在逻辑半导体之上。由于该平台是为移动设备设计的，因此它关注的是尺寸、厚度和散热。三星表示，FO-PLP目前正在量产，而FO-WLP计划在今年第四季度进行量产。
https://newsimg.sedaily.com/2023/04/06/29O75TRYSR_11.jpg
宽I/O存储器集成平台是一种利用LLW（低延迟宽IO）D-RAM的封装，目前正在开发中。通过在RDL之上堆叠逻辑半导体和LLW D-RAM，有可能改善延迟、带宽和电源效率。
高带宽存储器集成平台是三星著名的封装技术I-Cube，它通过在硅插板上堆叠逻辑半导体（如CPU和GPU）和HBM，使性能最大化。由于人工智能技术的商业化，该平台最近引起了客户的关注，应客户要求，HBM的数量也在增加。目前，最多可以安装8个HBM。三星计划在明年进行12个HBM的平台鉴定测试。
逻辑3D IC集成平台是一种堆叠逻辑半导体的封装技术，主要用于HPC和服务器。三星从2016年开始大规模生产带有微凸点的3D IC产品，最近开始开发去除凸点的铜焊。 三星还开始为高端AP市场开发3D IC，并预计该技术将在两到三年内实现商业化。
援引sedaily报道，三星AVP事业组首席工程师称首个采用低功耗内存集成平台FOWLP技术分支的将是三星自己的Exynos芯片。
据消息人士@Tech_Reve爆料，上述“Exynos芯片”指的就是Exynos 2400。 韩国人是真的能卷啊 [吃惊]
页:
[1]