台积电介绍其CFET晶体管技术 已进入实验室，距离量产仍很遥远
近日英特尔在比利时安特卫普举行的ITF World 2023上，概述了几个关键领域的最新发展，其中之一便是英特尔未来将采用的堆叠式CFET晶体管架构。作为现阶段半导体制造技术的龙头，台积电（TSMC）也在2023欧洲技术研讨会活动中，介绍了其未来的GAAFET及CFET晶体管技术。
据AnanadTech报道，台积电透露其CFET晶体管已经进入到实验室，正在进行性能、效率和密度的测试，与GAAFET相比，这几方面都会更有优势。不过CFET需要一些额外的制造步骤，才能使芯片按预期工作。CFET晶体管将n和p两种MOS器件相互堆叠在一起，需要使用高精度和高功率的High-NA EUV光刻机来制造。
台积电正在研究各种晶体管设计类型，这些研究项目需要很长时间，而CFET技术可能是未来最有可能的候选之一，不过现阶段不能说已经超越Nanosheet，而且CFET晶体管需要将新材料整合到制造过程中，从而导致对应的制程节点需要更大的投资。唯一肯定的是，台积电在2nm工艺起会引入GAAFET晶体管技术。
台积电使用FinFET晶体管已经有十年了，期间经历了五代工艺，正常来说GAAFET晶体管应该也会使用几代产品，至于CFET晶体管距离大规模量产仍然很遥远。
新闻来源：https://www.expreview.com/88532.html 半导体的未来还是看C二极管吧[失望] 这都是未来的晶体管制造技术； 难道要在1纳米工艺才会采用吗？成本又如何呢？ 应该改名叫洋积电了吧 fairness 发表于 2023-5-26 22:39
这都是未来的晶体管制造技术； 难道要在1纳米工艺才会采用吗？成本又如何呢？ ...
物理尺寸反正离1nm都差得远，但名字都已经叫上0.1nm了。所以就看谁敢吹了
https://static.chiphell.com/forum/202305/22/202443zjog7oxmmr7iij5z.jpg
页:
[1]