找回密码
 加入我们
搜索
      
楼主: shadoweyre

[CPU] 这双pch的根源就是io die塞了核显吧

[复制链接]
发表于 2022-9-28 13:23 | 显示全部楼层
inSeek 发表于 2022-9-28 11:20
我的意思是你是如何判断不需要因此增加pcb层数的…

因为从x670和x670E的对比就能看出来,都是双南桥。但x670普遍8层,x670E普遍10层,区别在于PCIe5.0而不是单双南桥。
发表于 2022-9-28 13:25 | 显示全部楼层
YoshinoSakura 发表于 2022-9-27 23:50
有没有可能,南桥现在就是个扩展坞,实际上没南桥也能用?

本来就能用 a300
发表于 2022-9-28 13:25 | 显示全部楼层
Neo_Granzon 发表于 2022-9-28 04:31
没有核显,生产力应用完全被intc吊打,没有翻身的机会。

众所周知,在chh,生产力就是Adobe。 ...

那生产力不就等于mac了。。
发表于 2022-9-28 13:46 | 显示全部楼层
Illidan2004 发表于 2022-9-28 13:25
那生产力不就等于mac了。。

反正为了生产力争一口气,核显肯定要有。
发表于 2022-9-28 13:49 | 显示全部楼层
核显对于测试的人来说非常方便
 楼主| 发表于 2022-11-5 20:25 | 显示全部楼层
从现在的7系销量看,这iodie塞核显就是灾难,iodie本来应该给的扩展没给够,导致主板需要装二仙桥,部分原因导致主板价格高昂,用户承受不起。

说需要核显的,zen 1 zen1.5 zen 2 zen3 都没核显,没碍着用户不去买,到这一代,amd如果真的想去增加份额,招徕那些不想用独显的用户,还是应该从mcm增加核显模块的方法来处理,iodie做好自己的活,给足够的扩展,别浪费晶体管给和鸡肋核显,降低主板本身的费用价格。

真的对核显有需求,那么就mcm上加一个核显模块,记得3950x上市的时候,就有猜测,一个ccd+一个核显模块+1个io-die的设计,后来amd没采取这种模式,那么在am5上,反正换接口加引脚了,改成2个ccd,一个核显模块,一个io-die未尝不可,和5700G模式一样,iodie多8条pcie扩展,要核显模块,这8条扩展给核显,高端的玩家不需要的话,这8条释放出来给pcie扩展。


发表于 2022-11-7 13:52 | 显示全部楼层
shadoweyre 发表于 2022-11-5 20:25
从现在的7系销量看,这iodie塞核显就是灾难,iodie本来应该给的扩展没给够,导致主板需要装二仙桥,部分原 ...

7000系的核显是好文明,7000系板u内存打包价格才是灾难
发表于 2022-11-7 14:02 | 显示全部楼层
shadoweyre 发表于 2022-11-5 20:25
从现在的7系销量看,这iodie塞核显就是灾难,iodie本来应该给的扩展没给够,导致主板需要装二仙桥,部分原 ...

现在iod上已经有28条pcie 5.0 (实际die上应该是32条,AM5封装屏蔽了4条)而且能随便拆成x4。

敢问你还需要多少IO才算“足够的扩展”?
 楼主| 发表于 2022-11-7 14:12 | 显示全部楼层
a6057c 发表于 2022-11-7 14:02
现在iod上已经有28条pcie 5.0 (实际die上应该是32条,AM5封装屏蔽了4条)而且能随便拆成x4。

敢问你还 ...

至少从整张主板的扩展性上看,被13代锤了吧。你pch不行,那想扩展性达到和竞争对手一个水平,往iodie上加呗,28加到36多8条,得来个大佬拍个x光机分析一下这8条pice晶圆面积和核显哪个多了。

同样得7950x,一个多个核显,一个多8条pice,看看谁更吃香

amd家给pice以前就比较大方,更不用说epyc和tr pro上的128条了~
发表于 2022-11-7 14:13 | 显示全部楼层
為什麼USB2.0要佔1個Lane?
发表于 2022-11-7 14:16 | 显示全部楼层
本帖最后由 a6057c 于 2022-11-7 14:23 编辑
shadoweyre 发表于 2022-11-7 14:12
至少从整张主板的扩展性上看,被13代锤了吧。你pch不行,那想扩展性达到和竞争对手一个水平,往iodie上加 ...


IOD实际可用的直连24条5.0已经比Intel 16条5.0+4条4.0强太多了。而且AMD能拆成6个PCIe x4全部接5.0 M2,Intel只能拆5.0 x8x8+4.0x4,扩展性本来就根本不在一个等级

USB也有直连CPU的lane,甚至IOD上还有一组直连的USB 2.0给你接键盘鼠标

PCH就是个摆设而已
发表于 2022-11-7 14:21 | 显示全部楼层
image-12.png

就拿之前某嘉泄露的AM5文档来看(当时平台定义还是4.0,现在全部变成5.0了,带宽直接翻倍),IOD这么多IO还不够强?MSDT给这么多都不满足也该去用TR Pro了吧
发表于 2022-11-7 14:25 | 显示全部楼层
IAMOTAKU9 发表于 2022-9-27 20:44
为啥不能是PCH拉了

这个图漏掉了Zen4 CPU直出的4条USB 3.2 gen 2x1和一个USB 2.0
 楼主| 发表于 2022-11-7 14:26 | 显示全部楼层
a6057c 发表于 2022-11-7 14:16
IOD实际可用的直连24条5.0已经比Intel 16条5.0+4条4.0强太多了。而且AMD能拆成6个4.0全部接5.0 M2,Intel ...

问题就是这代amd的pch既垃圾又贵,还占面积浪费空间。

我不要这个核显了,io-die多给我点pcie ,高端x670做单pch,中端的650直接做无桥soc,低端620继续缩供电和转接端口,主板价格肯定能下来吧。。。

从降价这么猛的结果看,amd的策略反正是飘了然后被市场焦作人了
发表于 2022-11-7 14:32 | 显示全部楼层
本帖最后由 a6057c 于 2022-11-7 14:33 编辑
shadoweyre 发表于 2022-11-7 14:26
问题就是这代amd的pch既垃圾又贵,还占面积浪费空间。

我不要这个核显了,io-die多给我点pcie ,高端x67 ...


1) iodie加核显要不了多少成本,按N6晶圆价格来算整个IOD也就20刀,少一个核显就算省一半面积也只是降低10刀,却要丢掉一大片只需要亮机不需要游戏的核显市场。
2) iodie本身加IO能力成本变化不大,但是继续增加IO需要增加基板成本、插座成本和主板层数。AM5 CPU附近的走线已经非常密集、非常难做了。强做无桥,把一群细碎的低速IO塞进CPU只会导致主板更贵。
3) 你怎么知道pch贵?你看过amd pch的拆解图吗,那么小一块die怎么会比往IOD上塞一大堆东西还贵?
 楼主| 发表于 2022-11-7 14:43 | 显示全部楼层
a6057c 发表于 2022-11-7 14:32
1) iodie加核显要不了多少成本,按N6晶圆价格来算整个IOD也就20刀,少一个核显就算省一半面积也只是降低1 ...

1.核显市场amd自己有apu产品线,而且前面我也提过,都换am5和chiplet了,单独做一个核显die挂给io die就是了,8809g这种都能和amd杂交的例子,做一个切换,挂了gpu die的占用8条pcie,没挂的多8条。

2.做主板pcb,加两层数的成本远比加一个bga芯片成本低。

3.那你来分析分析amd现在x670这么贵是为啥。难不成是cpu的座子贵。
发表于 2022-11-7 14:55 | 显示全部楼层
shadoweyre 发表于 2022-11-7 14:26
问题就是这代amd的pch既垃圾又贵,还占面积浪费空间。

我不要这个核显了,io-die多给我点pcie ,高端x67 ...


牙膏厂那种扩展能力剥离到pch,有需求就去买相对贵的板不比都堆在cpu强?农企的问题是这代双方cpu都是28条pcie,不知道它三年不更主板就憋了这么个12条pcie破烂pch的底气哪儿来的,牙膏最早在21年初的11代平台性能烂归烂,通道已经堆上去了,农企居然还是一副被打的措手不及的样子整了个串联的烂活
现在12xx的z690保持显卡x16能接6组x4,农企那定价除了自信不知道该说啥,它想吹5.0吧,实际卵用没有不说,中低端还各种砍,吹拆分吧,实际就8+4+4能吹起来还要主板配合,价格不便宜上限也没多高,靠u拉一把吧,结果就算大降价之后也只有近4k的795x算好价,完全相互拖后腿
 楼主| 发表于 2022-11-7 15:11 | 显示全部楼层
AceEX 发表于 2022-11-7 14:55
牙膏厂那种扩展能力剥离到pch,有需求就去买相对贵的板不比都堆在cpu强?农企的问题是这代双方cpu都是28 ...

两家都硬推5.0战未来我是没想到的,现在5.0的显卡没有,固态也没有,主板太积极了,价格上天也是醉了
发表于 2022-11-7 15:19 | 显示全部楼层
shadoweyre 发表于 2022-11-7 15:11
两家都硬推5.0战未来我是没想到的,现在5.0的显卡没有,固态也没有,主板太积极了,价格上天也是醉了 ...

农企的5.0最秀逗的是它允许主板商砍掉,导致中低端型号通道乱七八糟的,但是价格却完全没有好看。。
发表于 2022-11-7 15:32 | 显示全部楼层
本帖最后由 a6057c 于 2022-11-7 15:34 编辑
shadoweyre 发表于 2022-11-7 14:43
1.核显市场amd自己有apu产品线,而且前面我也提过,都换am5和chiplet了,单独做一个核显die挂给io die就 ...


1. APU跟亮机核显是两码事,APU核显占了50-60%的面积,根本不适合99%的普通用途的亮机需求,那才是真的徒增成本。

2. 你的意思是主板加两层,CPU基板扩大20-30%,插座加几百根针,加起来10刀都不用?而且你确定只加两层就能搞定南桥那一群杂七杂八的IO全塞进插槽?

3. 这个你要去问主板厂为什么没有把AMD说的125刀能买到的便宜B650主板做出来。到底是AMD芯片卖的贵还是主板厂商觉得AMD一代板子能升级两三代影响他们的销量?
发表于 2022-11-7 16:22 来自手机 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
 楼主| 发表于 2022-11-7 16:48 | 显示全部楼层
wg8232213 发表于 2022-11-7 16:22
核显没用?挖矿时代你要是显卡坏了我看你在返修的时候是高价买**还是拿核显先对付几天 ...


问一下从zen1一直用到zen3的这么多用户怎么解决这个问题吧
 楼主| 发表于 2022-11-7 16:49 | 显示全部楼层
a6057c 发表于 2022-11-7 15:32
1. APU跟亮机核显是两码事,APU核显占了50-60%的面积,根本不适合99%的普通用途的亮机需求,那才是真的徒 ...

soc的x300了解一下,从zen1开始就可以无南桥~~~
发表于 2022-11-7 17:34 来自手机 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2022-11-7 18:12 | 显示全部楼层
其实AMD的这个PCH应该不会太贵的
发表于 2022-11-7 18:14 来自手机 | 显示全部楼层
反正这次cpu给了16+4+4+4(pch),哪怕多拿个4出来pch并联,都不至于现在这个吊样子
发表于 2022-11-7 18:55 | 显示全部楼层
蘭子・クリス 发表于 2022-11-7 18:14
反正这次cpu给了16+4+4+4(pch),哪怕多拿个4出来pch并联,都不至于现在这个吊样子 ...

并联是个好主意,可能走线压力比较大,对主板要求比较高吧。可惜CPU到PCH是PCIE4.0X4的,水管还是小了,不知道为什么不能做成PCIE5.0X4
发表于 2022-11-7 19:38 来自手机 | 显示全部楼层
shadoweyre 发表于 2022-11-7 14:26
问题就是这代amd的pch既垃圾又贵,还占面积浪费空间。

我不要这个核显了,io-die多给我点pcie ,高端x67 ...

这一切都是基于你的脑补。

没有任何证据或者消息表明amd在设计iod时把这两者设定为二选一关系。

即使不做核显,pch大概率也不会增加。
发表于 2022-11-7 20:53 | 显示全部楼层
shadoweyre 发表于 2022-11-7 16:49
soc的x300了解一下,从zen1开始就可以无南桥~~~

X300那个扩展性做成大板要被你骂成什么样我都想得到
发表于 2022-11-7 20:54 | 显示全部楼层
shadoweyre 发表于 2022-11-7 16:48
问一下从zen1一直用到zen3的这么多用户怎么解决这个问题吧


当然都去用Intel有核显的u了,解决方法就这么简单
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2025-4-23 01:22 , Processed in 0.012459 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表