找回密码
 加入我们
搜索
      
查看: 6540|回复: 12

[PC硬件] AMD分享第二代3D V-Cache技术 7nm SRAM芯片密度更高,带宽增至2...

[复制链接]
发表于 2023-3-6 20:13 | 显示全部楼层 |阅读模式
目前AMD采用3D垂直缓存(3D V-Cache)技术的Zen 4架构桌面处理器已经开始销售了,Ryzen 7000X3D系列处理器相比原有的普通型号,L3缓存容量均增加了64MB,成为了当今最好的游戏处理器。不过AMD并没有在Ryzen 7000X3D系列处理器材料中分享第二代3D V-Cache的细节,直到最近的ISSCC 2023里,才提供了一些具体的信息。

据TomsHardware报道,在第一代3D V-Cache里,AMD使用了7nm制造的SRAM芯片堆叠在同样7nm制造的Zen 3架构CCD上,而Zen 4架构CCD采用的是5nm工艺,会造成一些不匹配,为此AMD需要进行一些修改。

3D_V_Cache_Gen2.jpg

首先7nm的SRAM芯片变得更小,尺寸由41mm2缩小至36mm2,晶体管总数保持约47亿个,因此密度会更高。SRAM芯片也缺乏典型的缓存控制电路,这有助于减少延迟。额外的L3缓存会增加4个时钟的信号延迟,不过带宽已增加至2.5TB/s,相比之前第一代3D V-Cache的2TB/s提高了25%。

SRAM芯片通过两种类型的硅通孔(TSV)连接基础芯片,供电TSV在小芯片之间传输电力,而信号TSV在单元之间传输数据。在第一代3D V-Cache设计中,两种类型的硅通孔都在CCD的对应L3缓存区域内,不过由于Zen 4架构CCD采用的是5nm工艺,基础芯片的密度增加使得L3缓存区域变更小,即便新款SRAM芯片变得更小,也会与L2缓存出现重叠。

为此AMD将供电TSV移到了L2缓存区域,信号TSV仍在L3缓存区域。对于基础芯片,AMD在L3缓存、数据路径和控制逻辑上实现了0.68倍的有效面积缩放,通过对第一代3D V-Cache的优化改进,将L3缓存里的硅通孔区域缩小了50%,以减少新接口设计中的额外电路。

AMD的3D垂直缓存技术是基于台积电(TSMC)的SoIC技术,作为一种无损芯片堆叠技术,意味着不使用微凸点或焊料来连接两个芯片,硅通孔可以在没有任何类型的粘合材料的情况下进行匹配。第二代3D V-Cache在连接方面采用了基本相同的工艺,虽然做了改进,但最小TSV间距没有改变。此外,SRAM芯片与处理器内核保持在同一功率区域,无法独立调整,电压不能超过1.15V,所以小芯片的频率也不会太高。

3D_V_Cache.jpg

AMD在ISSCC 2023上还展示了Ryzen 7000系列和EPYC处理器使用的6nm工艺IOD的大量细节,由于代号Genoa的EPYC处理器需要连接多达12个CCD,所以对应的IOD也十分地巨大。相比之下,消费级的Ryzen 7000系列处理器局限于两个CCD,这是一个不可改变的限制,因为对应的IOD只有两个GMI3互连接口连接CCD,所以最终限制了处理器的核心数量。

此前我们已经对Ryzen 9 7950X3D进行了评测,更大的L3缓存使其成为了当今最好的游戏处理器,想了解更详细内容可以点击《锐龙9 7950X3D天梯榜首发评测:大缓存就是给力,当前最佳游戏处理器》阅读。

https://www.expreview.com/87198.html

评分

参与人数 1邪恶指数 +20 收起 理由
灯下狐 + 20

查看全部评分

发表于 2023-3-6 20:49 | 显示全部楼层
死抱着加大缓存这一条路……
还不如支持个三通道内存
发表于 2023-3-6 23:50 | 显示全部楼层
eric26s 发表于 2023-3-6 07:49
死抱着加大缓存这一条路……
还不如支持个三通道内存

加通道只会增加延迟降低频率。加大缓存可以在更大的数据块范围内降低延迟
发表于 2023-3-7 07:52 | 显示全部楼层
赫敏 发表于 2023-3-6 23:50
加通道只会增加延迟降低频率。加大缓存可以在更大的数据块范围内降低延迟 ...

大缓存版本已经吃不饱了,所以才要在内存带宽上提升。你也已经说了,大缓存会降低一部分内存延迟。
发表于 2023-3-7 08:27 来自手机 | 显示全部楼层
eric26s 发表于 2023-3-6 18:52
大缓存版本已经吃不饱了,所以才要在内存带宽上提升。你也已经说了,大缓存会降低一部分内存延迟。 ...

提升带宽自然是谁都想要。但在不改变现在信号质量的情况下光靠蛮力增加到三通道未必能提升带宽,因为不可避免的是频率下降

想要更多带宽,第一步先改善信号。淘汰分立式器件提高集成度是第一步。像苹果那样,信号好了8通道默认都给你整到6400。amd现在这个样子,上个双通道的128g直接掉到4400
发表于 2023-3-7 09:32 | 显示全部楼层
赫敏 发表于 2023-3-7 08:27
提升带宽自然是谁都想要。但在不改变现在信号质量的情况下光靠蛮力增加到三通道未必能提升带宽,因为不可 ...

苹果的M是全集成在一起,并不是传统的跑线。
信号6层板就可以,只是不舍得从epyc下放一点点。
发表于 2023-3-7 15:41 | 显示全部楼层
eric26s 发表于 2023-3-7 07:52
大缓存版本已经吃不饱了,所以才要在内存带宽上提升。你也已经说了,大缓存会降低一部分内存延迟。 ...

我比芯片设计师聪明系列

服务器都上12通道了的今天,如果三通道对日常性能提升巨大,i/a早就用在mainstream的desktop u了
发表于 2023-3-8 00:02 | 显示全部楼层
本帖最后由 eric26s 于 2023-3-8 00:21 编辑
pcgsf22 发表于 2023-3-7 15:41
我比芯片设计师聪明系列

服务器都上12通道了的今天,如果三通道对日常性能提升巨大,i/a早就用在mainstr ...


聊硬件就是比设计师聪明,那你是cpu设计师吗?设计师是你这么想的吗?典型的冒充设计师系列。

我作为消费者和爱好者,有聊我想法的权利,这里不就是干这个的吗?你可以喷,欢迎喷。

但是,聊就聊 ,上来就定性,不合适。

别忘了,双通道也是服务器上下放的技术。

另外,别用你的日常,去揣测别人的日常。
发表于 2023-3-8 11:36 | 显示全部楼层
eric26s 发表于 2023-3-8 00:02
聊硬件就是比设计师聪明,那你是cpu设计师吗?设计师是你这么想的吗?典型的冒充设计师系列。

我作为消 ...

说了,你需要高通道,那上hedt上服务器,4、8、12通道都有对应产品满足需求
花那一点小钱就想上三通道,癞蛤蟆想吃天鹅肉
发表于 2023-3-8 11:49 来自手机 | 显示全部楼层
eric26s 发表于 2023-3-8 00:02
聊硬件就是比设计师聪明,那你是cpu设计师吗?设计师是你这么想的吗?典型的冒充设计师系列。

我作为消 ...

有没有一个可能性,即使是八通道,十二通道的服务器U,也不过是平均8核心一通道呢?
发表于 2023-3-8 19:12 | 显示全部楼层
本帖最后由 eric26s 于 2023-3-8 19:22 编辑
pcgsf22 发表于 2023-3-8 11:36
说了,你需要高通道,那上hedt上服务器,4、8、12通道都有对应产品满足需求
花那一点小钱就想上三通道, ...


我就说,还不如上三通道。又不是没上过三通道

癞蛤蟆想吃天鹅肉,那是有理想

总比有些癞蛤蟆坐井观天强。没见识

我花多少钱,用不着你管,怎么?踩你大动脉了?
发表于 2023-3-8 19:21 | 显示全部楼层
eric26s 发表于 2023-3-8 19:12
我就说,还不如上三通道。x58又不是没上过三通道

癞蛤蟆想吃天鹅肉,那是有理想

不好意思,我还真有4通道8通道的机器。你这种说说而已的,说白了就是没那个需求,厂家不给你出对应的产品是正解,大厂不会去赚乞丐的钱
发表于 2023-3-8 19:24 | 显示全部楼层
pcgsf22 发表于 2023-3-8 19:21
不好意思,我还真有4通道8通道的机器。你这种说说而已的,说白了就是没那个需求,厂家不给你出对应的产品 ...

你爱有没有

没错,大厂专门收割你这样的韭菜
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2024-12-22 14:54 , Processed in 0.012380 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表