找回密码
 加入我们
搜索
      
查看: 13623|回复: 57

[CPU] Zen4的IOD的dieshot出来了

[复制链接]
发表于 2023-3-6 21:42 | 显示全部楼层 |阅读模式
本帖最后由 inSeek 于 2023-3-7 10:50 编辑

2组CU占的面积非常小啊,为啥不再多放2组?256SP可以轻松灭13th的集显了啊... 多一个卖点- -

--------------------------------------------------------

我补充下,我之所以这么说的原因是:
看dieshot,整个iGPU除了2CU外,GPU周边配套占的面积很大,额外加2CU,对于iGPU的面积增长估计就15%,对于IOD的面积来说增长就3-4%。
但对于市场来说,那就是1.5-2倍intel桌面核显的性能。卖点多多了。

你们看看这次的pcw的乌龙测试,多少人在传核显性能提升这稀奇事的,所以还是有人会关注的。
而且,要是7000系上市前评测有2倍iGPU性能,不得当一个亮点...

我能想到AMD不再加2CU的合理原因就是挤牙膏,为8000系列升级iGPU性能放4CU做准备...

zen4_7000_iod.png
发表于 2023-3-6 21:44 来自手机 | 显示全部楼层
多放几组核显性能太强,apu还怎么卖?
发表于 2023-3-6 21:46 来自手机 | 显示全部楼层
256SP真能打Intel核显?要加上3D V-Cache才行吧
发表于 2023-3-6 21:52 | 显示全部楼层
够了,能省就省吧,横竖还是亮机卡,占太多功耗不是好事
 楼主| 发表于 2023-3-6 22:05 来自手机 | 显示全部楼层
ysc3839 发表于 2023-3-6 21:46
256SP真能打Intel核显?要加上3D V-Cache才行吧

128SP就是和32EU伯仲之间的水平。你不要看那个pcw的测试,那玩意的测试不正常。
 楼主| 发表于 2023-3-6 22:09 来自手机 | 显示全部楼层
cannotdo 发表于 2023-3-6 21:52
够了,能省就省吧,横竖还是亮机卡,占太多功耗不是好事

这么点晶体管占比,多不了几w功耗的
发表于 2023-3-6 22:28 | 显示全部楼层
因为没必要啊,笔记本上用这个u肯定要搭独显的(高端游戏本),放两个平时桌面应用够省电就行。桌面上再多两个CU也没用,不用显卡的人2CU足够,用显卡的人再多两个也没必要。
发表于 2023-3-6 22:30 | 显示全部楼层
反正买这个的大概率都要搞独显的。
发表于 2023-3-6 22:38 | 显示全部楼层
这里面最离谱的是4个USB面积快赶上28个pcie5了
发表于 2023-3-6 22:46 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2023-3-6 22:50 | 显示全部楼层
而且这个算不算实锤了B650/X670吃掉pice5*4,吐出pcie4*4?

农家传统艺能了,拔掉芯片组提高扩展性
发表于 2023-3-6 22:52 | 显示全部楼层
你放他也放  有啥意思呢
发表于 2023-3-6 23:03 | 显示全部楼层
感觉核显性能还是太弱了
发表于 2023-3-7 00:05 | 显示全部楼层
chenwen834 发表于 2023-3-6 23:03
感觉核显性能还是太弱了

这核显我觉得7楼说的很正确了,亮机足矣
发表于 2023-3-7 00:12 来自手机 | 显示全部楼层
344904478 发表于 2023-3-7 00:05
这核显我觉得7楼说的很正确了,亮机足矣

还是没说清,我想说的是编码解码之类的弱,也不指望这玩意打游戏
发表于 2023-3-7 00:27 | 显示全部楼层
chenwen834 发表于 2023-3-7 00:12
还是没说清,我想说的是编码解码之类的弱,也不指望这玩意打游戏

编解码功能不在cu里面,在vcn里面。
发表于 2023-3-7 00:51 | 显示全部楼层
多放几组也不够打游戏的

只会影响后续降价的力度
发表于 2023-3-7 08:36 | 显示全部楼层
赫敏 发表于 2023-3-6 22:50
而且这个算不算实锤了B650/X670吃掉pice5*4,吐出pcie4*4?

农家传统艺能了,拔掉芯片组提高扩展性 ...

低情商:吃大吐小浪费带宽;
高情商:为以后X770的5.0x4做准备
发表于 2023-3-7 09:20 | 显示全部楼层
sinopart 发表于 2023-3-6 19:36
低情商:吃大吐小浪费带宽;
高情商:为以后X770的5.0x4做准备

按理说应该是pcie5.0*32的IO,结果4条被几个鸡肋usb占用,4条降速成pcie4.0

纸面规格本该暴打牙膏的,结果反被pcie5*16+pcie4*16的z790摩擦
发表于 2023-3-7 09:33 来自手机 | 显示全部楼层
感觉为了这2个cu占了好大一堆面积
发表于 2023-3-7 09:38 | 显示全部楼层
个人观点,傻逼农企,这核显全改成pcie5,得有60条了,买这玩意得谁没个独显

别杠,杠得就去问买5950 5800x3d,3950 2700x为啥没核显还买
发表于 2023-3-7 09:43 | 显示全部楼层
赫敏 发表于 2023-3-6 22:38
这里面最离谱的是4个USB面积快赶上28个pcie5了

那不是混合输出口么。 可以作显示输出的。
发表于 2023-3-7 09:44 | 显示全部楼层
shadoweyre 发表于 2023-3-7 09:38
个人观点,傻逼农企,这核显全改成pcie5,得有60条了,买这玩意得谁没个独显

别杠,杠得就去问买5950 5800x ...

不懂就别发言了,你以为想加哪就加哪啊?四周phy都围满了,塞个核显就是为了填中间用不了的面积,你看看前一代的iod,中间空一大片没用的。
发表于 2023-3-7 09:49 | 显示全部楼层
LambdaDelta 发表于 2023-3-7 09:44
不懂就别发言了,你以为想加哪就加哪啊?四周phy都围满了,塞个核显就是为了填中间用不了的面积,你看看 ...

哇,你好懂,你去看看8通道128pcie的eypc 的iodie怎么布局的行不。
发表于 2023-3-7 09:53 | 显示全部楼层
shadoweyre 发表于 2023-3-7 09:49
哇,你好懂,你去看看8通道128pcie的eypc 的iodie怎么布局的行不。

怎么布局?phy是给你放中间了?
发表于 2023-3-7 10:01 | 显示全部楼层
LambdaDelta 发表于 2023-3-7 09:53
怎么布局?phy是给你放中间了?

你先把核显相关的所有都砍了在看看能不能放
发表于 2023-3-7 10:04 | 显示全部楼层
LambdaDelta 发表于 2023-3-7 09:53
怎么布局?phy是给你放中间了?

然后再看看这个x16 phy能不能放中间 192837lq4i9a0oa6il2vul.jpeg
发表于 2023-3-7 10:14 | 显示全部楼层
shadoweyre 发表于 2023-3-7 10:04
然后再看看这个x16 phy能不能放中间


你这叫放中间?phy叠一起就叫放中间了?
我好歹以为你能找个nvlink switch或者zen2的ccd来反驳我
发表于 2023-3-7 10:19 | 显示全部楼层
shadoweyre 发表于 2023-3-7 10:01
你先把核显相关的所有都砍了在看看能不能放

我问你,现在这样可以塞得满满当当,核显砍了,你能不能塞满
发表于 2023-3-7 10:27 | 显示全部楼层
LambdaDelta 发表于 2023-3-7 10:14
你这叫放中间?phy叠一起就叫放中间了?
我好歹以为你能找个nvlink switch或者zen2的ccd来反驳我 ...

那你赢了,这不算中间~~~
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2025-1-4 09:49 , Processed in 0.014124 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表