三星重启可节约芯片面积的4F² DRAM研发，计划于10nm以下制程引入

埃律西昂

来源： 闪存市场
原标题： 《与美光、SK海力士分道扬镳，传三星不走3D DRAM路线》

---

作为下一代DRAM工艺，3D （堆叠） DRAM正在引起业界的广泛关注，据悉，美光和SK海力士都致力于该技术的研究，美光目前拥有30项与3D DRAM相关的专利。

据韩媒报道，三星电子正在开发一种4F² DRAM存储单元结构，这一结构比3D DRAM更现实。如果成功的话，据说在不改变节点的情况下，与现有的6F²结构相比，芯片die面积可减少30%左右。4F²结构是大约10年前DRAM产业未能商业化的单元结构技术，据说工艺难点较多。

报道称，多位负责人24日透露，三星电子近日在其半导体研究中心内组建了一个开发团队，以量产4F²单元结构DRAM为目标，计划将4F²应用于10纳米以下的DRAM制程，以目前的技术预计将面临线宽缩减的极限。

---

关于4F² DRAM的结构，可参见The Elec的此篇报道：

D-RAM由数十亿个单元组成，排列在包含晶体管和电容器的方形阵列中。电容器根据电荷的存在与否来确定0和1。

一个晶体管由源极（S）、栅极（G）和漏极（D）组成，其顺序是电流流入和流出。漏极上方是一个储存电荷的电容。晶体管与字线（WL）和位线（BL）相配合。字线负责打开/关闭晶体管，必须连接到一个门。位线负责读取和写入数据，所以它们被连接到晶体管的源头。

从上到下看，DRAM 单元阵列结构看起来像棋盘。2在2000年代早期到中期，8F方块结构使用了8个方块，4个水平和2个垂直。由于位线间距为 4F，字线间距为 2F，因此将其命名为 8F。F是feature的缩写，也意味着CD（关键维度）。在6F广场时，它演变为填补在8F²结构中玩耍的空白区域。实际上，我们使用了如何对角放置晶体管以减少比特线干扰。专家解释说，虽然被称为6F²，但实际上是7.8F²结构（字线间距2.6F，位线间距3.0F）。





三星一直在开发的4F²的不同之处在于，它将晶体管结构垂直提升。必须创建一个全新的结构，从下到上依次放置源极、栅极、漏极和电容，并将字线和比特线分别连接到栅极和源极。在这种情况下，字线和位线的间距各为2F，从而形成一个4F²结构。



由于单元结构将完全不同，过程也将完全不同。在这个过程中会有很多的试验和错误。然而，如果成功的话，芯片的芯片面积可以在一个步骤中减少30%左右。