找回密码
 加入我们
搜索
      
查看: 7529|回复: 23

[CPU] EPYC 9184X 这个U看不懂 16H32T 然后三级缓存有768M

[复制链接]
发表于 2023-6-15 17:25 | 显示全部楼层 |阅读模式
https://www.amd.com/en/processors/epyc-9004-series

https://www.amd.com/en/products/cpu/amd-epyc-9184x

16H32T 然后三级缓存有768M

这怎么堆的?
难道一个CCD上可以堆不止一层?

如果这个U是真的,那么可以和7950X对比一下 超级大三缓的效果
估计intel未来可以借鉴 然后考虑要挤多少三缓的牙膏
发表于 2023-6-15 17:27 | 显示全部楼层
三级缓存在IO DIE上面
 楼主| 发表于 2023-6-15 17:40 | 显示全部楼层
rx_78gp02a 发表于 2023-6-15 17:27
三级缓存在IO DIE上面

应该不是吧 如果是这样 那7950X3D就不会是只有一个CCD有额外三缓了
发表于 2023-6-15 17:45 | 显示全部楼层
8个ccd每个ccd开两个核心呗
发表于 2023-6-15 17:45 | 显示全部楼层
chainofhonor 发表于 2023-6-15 17:40
应该不是吧 如果是这样 那7950X3D就不会是只有一个CCD有额外三缓了

哎呀,看错了。
发表于 2023-6-15 17:48 | 显示全部楼层
这个图应该可以说明问题
d346f1c5-e4c3-4559-847f-22e1232c82ff.jpg
50befea0-389b-46be-a455-0f7a06645a57.jpg
发表于 2023-6-15 17:53 来自手机 | 显示全部楼层
zen3 zen4这种在核心设计之初已经考虑到了对大三缓的利用了,Intel增加三缓没多大用的,抄不来
发表于 2023-6-15 17:55 | 显示全部楼层
darkness66201 发表于 2023-6-15 17:53
zen3 zen4这种在核心设计之初已经考虑到了对大三缓的利用了,Intel增加三缓没多大用的,抄不来 ...

你这话让我以为intel要永久沿用10代架构了
发表于 2023-6-15 17:56 | 显示全部楼层
每个ccd只开1-2个核罢了, 前几代都有类似的产品
发表于 2023-6-15 18:03 | 显示全部楼层
之前有人发过一个什么ES,差不多1.1G的缓
发表于 2023-6-15 18:08 来自手机 | 显示全部楼层
算了一下,他这个应该是每个ccd上开两个核心,三缓全开就有384M,在每片ccd上再叠32M缓存就是768M三缓,对比96核心的旗舰是减半的3dv cache
 楼主| 发表于 2023-6-15 18:49 | 显示全部楼层
rx_78gp02a 发表于 2023-6-15 17:48
这个图应该可以说明问题

............懂了

这种一个核心一个L3的 会不会比一个CCD8核共享L3效率更高?
发表于 2023-6-15 18:58 | 显示全部楼层
chainofhonor 发表于 2023-6-15 18:49
............懂了

这种一个核心一个L3的 会不会比一个CCD8核共享L3效率更高? ...

我感觉这种割裂的L3在实际使用中效率反而不高,比如一个进程先是在A核心跑,然后切换到F核心,因为L3是割裂的会使数据没有命中反而去访问内存。
发表于 2023-6-15 21:31 | 显示全部楼层
chainofhonor 发表于 2023-6-15 18:49
............懂了

这种一个核心一个L3的 会不会比一个CCD8核共享L3效率更高? ...

单核负载最优化
发表于 2023-6-15 21:41 | 显示全部楼层
rx_78gp02a 发表于 2023-6-15 17:27
三级缓存在IO DIE上面


编辑掉。。。
发表于 2023-6-15 22:09 | 显示全部楼层
rx_78gp02a 发表于 2023-6-15 10:58
我感觉这种割裂的L3在实际使用中效率反而不高,比如一个进程先是在A核心跑,然后切换到F核心,因为L3是割 ...

不一定 non-exclusive cache policy会镜像
发表于 2023-6-15 22:26 | 显示全部楼层
算下来估计是8个CCD,每个开2核,每个CCD 96MB L3,一共768MB
发表于 2023-6-15 22:41 | 显示全部楼层
YsHaNg 发表于 2023-6-15 22:09
不一定 non-exclusive cache policy会镜像

non-exclusive指的不是不同ccd的l3之间, 而且跨ccd的缓存一致性效率极低
发表于 2023-6-15 23:13 | 显示全部楼层
7373X   
发表于 2024-5-15 13:39 | 显示全部楼层
Juzi丶 发表于 2023-6-15 21:31
单核负载最优化

感觉如果作为游戏U,双核游戏香爆哈哈,但是占用多核的话,反而因为这种核心组织方式,核间延迟多了,没那么好使?
发表于 2024-5-15 13:51 | 显示全部楼层
epyc全系列的核心配置(有几个CCD/CCX,每个CCD/CCX上开了多少个核心,每个CCD/CCX上有多少缓存)在wiki上有详细列表
https://en.m.wikipedia.org/wiki/Epyc
发表于 2024-5-15 14:56 | 显示全部楼层
手里有个epyc 7551P,小超一下,CPU-Z(2.09版本),单核440分,多核19039分
发表于 2024-5-15 15:41 | 显示全部楼层
本帖最后由 TakanashiRikka 于 2024-5-15 15:42 编辑
rx_78gp02a 发表于 2023-6-15 18:58
我感觉这种割裂的L3在实际使用中效率反而不高,比如一个进程先是在A核心跑,然后切换到F核心,因为L3是割 ...


要看应用场景的,许多核心共享L3的cpu如果出现各自跑不同的进程导致缓存被反复覆盖的情况性能会大幅下降。一般每代服务器cpu都有这种核心少三缓却特别大的cpu型号,8893v4啥的卖得还不便宜
发表于 2024-5-15 20:27 | 显示全部楼层
死也要爱钱 发表于 2024-5-15 13:51
epyc全系列的核心配置(有几个CCD/CCX,每个CCD/CCX上开了多少个核心,每个CCD/CCX上有多少缓存)在wiki上 ...

9005都列出来了。
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2024-12-26 20:05 , Processed in 0.013808 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表