找回密码
 加入我们
搜索
      
查看: 7756|回复: 46

[CPU] 各位18CM的彦祖问个intelCPU的问题,都说ring总线挂不了太多核心

[复制链接]
发表于 2024-1-4 09:31 | 显示全部楼层 |阅读模式
为什么10代的时候可以10个大核,到11代 12代 一直到现在14代都只有8个大核了,是因为8大核更有性价比么?ring总线最高能挂多少个大核呢?
发表于 2024-1-4 09:37 来自手机 | 显示全部楼层
好像是8个延迟最低吧,8个可能是最优解。
发表于 2024-1-4 09:45 | 显示全部楼层
10代的大核≈现在的小核
发表于 2024-1-4 09:46 | 显示全部楼层
11代八个是因为14nm低清重制版面积太大塞不下10个核心
12-14代八个大核心是因为还要留给小核去堆多核性能,事实上ring节点还是10/12个
发表于 2024-1-4 09:47 | 显示全部楼层
有没有一种可能,12代-14代其实能挂12个大核,但是跑分没有8+16高?

反正消费级来讲性能怎么都够,兼容性这种东西无所谓啦

所以出于商业目的选用8+16,这样让工作站版纯大核可以卖高价

12900K/13900K/14900K才多少钱,你看看12大核的W3-2455X,轻轻松松9000块
发表于 2024-1-4 09:48 | 显示全部楼层
18cm们
ring超频一般有什么讲究?

48/50?

发表于 2024-1-4 09:50 | 显示全部楼层
剩下两个大核的位置堆小核啊。。。
发表于 2024-1-4 09:50 | 显示全部楼层
SaintUMC 发表于 2024-1-4 09:48
18cm们
ring超频一般有什么讲究?

50就行,ring拉高可以降低内存延迟
发表于 2024-1-4 09:51 | 显示全部楼层
其实是物理限制
ring总线要扩张节点只能在一维方向
比如早期s&b是这样的
die_sm.jpg
后来到了skylake,优化成这样
KBL S 42_Circuit Map_575px.png
减少了长度方向,所以可以再加核到10900k,变成这样
COMET_LAKE_S_WAFER_STATIC3_CLOSE_UP_RGB_V01_HIRES - Copy_575px.jpg
10900k die.jpg

于是到了封装的长度极限。

然后lga1700拉长了,但是依然不够堆核,就把1个大核换成一个4核小核簇
发表于 2024-1-4 09:52 | 显示全部楼层
比起现在14900k的8p核+16e核,我只想要16p核,再不济12p核也行啊
发表于 2024-1-4 09:58 | 显示全部楼层
单ring节点大概超过10个延迟就会暴涨,10900k已经卡在这条线了。11900k倒吸8核单纯因为工艺没变核心变大挂不了太多核心,12、13、14代是把超过8大核的每个节点换成4个小核,这样多核心性能堆得更高。
发表于 2024-1-4 10:00 | 显示全部楼层
前事如烟 发表于 2024-1-4 09:52
比起现在14900k的8p核+16e核,我只想要16p核,再不济12p核也行啊

需求这么强烈的话 看看W系列咯

https://ark.intel.com/content/ww ... on-w-processor.html
 楼主| 发表于 2024-1-4 10:10 | 显示全部楼层
所以哪一天 intel如果给各位大佬10P核 12P核的处理器,绝大多数彦祖是直接冲吧? 小核什么的根本不需要。
发表于 2024-1-4 10:10 | 显示全部楼层
Ownab 发表于 2024-1-4 10:00
需求这么强烈的话 看看W系列咯

https://ark.intel.com/content/www/us/en/ark/products/series/125035/ ...

没兴趣,游戏性能肯定比不上我p核全核超6g日常用的14900k
发表于 2024-1-4 10:23 | 显示全部楼层
寒蝉鸣泣 发表于 2024-1-4 10:10
所以哪一天 intel如果给各位大佬10P核 12P核的处理器,绝大多数彦祖是直接冲吧? 小核什么的根本不需要。 ...

12P我都直接冲了,挂那么4个小核簇没啥卵用
发表于 2024-1-4 10:26 | 显示全部楼层
SaintUMC 发表于 2024-1-4 09:48
18cm们
ring超频一般有什么讲究?

看体质,不是所有U都能48或50~
我之前一颗127K45RING就需要1.36的核心电压了,~
发表于 2024-1-4 10:31 | 显示全部楼层
很简单,因为单线程/延迟瓶颈的应用(游戏)最多只会用到八个核心,多了没用。
所以intel用了剩下的节点去尽可能多的堆多核性能。
其实我觉得如果14900k是6+24的话多线程性能会更上一层楼,同时游戏不会受到太大影响,这样就完全干掉7950x/7950x3d了,但是这样做估计口碑会爆炸
发表于 2024-1-4 11:13 | 显示全部楼层
intel为啥不弄个64全小核的志强
发表于 2024-1-4 11:47 | 显示全部楼层
寒蝉鸣泣 发表于 2024-1-3 21:10
所以哪一天 intel如果给各位大佬10P核 12P核的处理器,绝大多数彦祖是直接冲吧? 小核什么的根本不需要。 ...


不可能。现在ultra都分4档核心了,2+4+8+2
发表于 2024-1-4 13:42 | 显示全部楼层
ring总线极限是12个蛋 再多延迟不行了
12代只做12个大核  多线程打不过对手
所以8个给了大核  剩下4个以4个小核簇拥一个 这样多线程能打一打 虽然小核意义真的不是很大
发表于 2024-1-4 13:59 | 显示全部楼层
赫敏 发表于 2024-1-4 11:47
不可能。现在ultra都分4档核心了,2+4+8+2

下一代intel确定是2+4+8+2了?
发表于 2024-1-4 14:20 | 显示全部楼层
前事如烟 发表于 2024-1-4 13:59
下一代intel确定是2+4+8+2了?

那是只在筆記本的28W MTL核心
发表于 2024-1-4 14:29 | 显示全部楼层
本帖最后由 flyingbomber 于 2024-1-4 14:31 编辑

参考e5v3/v4,ring bus下构建多核,10core以上就开始上1.5ring,2ring了。
这时候核间延迟开销跨ring就很可观了,而且也非常不利于堆多核。参考隔壁amd,堆核心堆到飞起。


QQ截图20240104142601.png
发表于 2024-1-4 15:00 | 显示全部楼层
arbicool 发表于 2024-1-4 14:20
那是只在筆記本的28W MTL核心

那台式机呢
发表于 2024-1-4 15:14 | 显示全部楼层

等15代LGA1850
发表于 2024-1-4 15:48 | 显示全部楼层
牙膏厂凭垄断地位,大核刷高频+小核刷跑分,好骗钱啊
发表于 2024-1-4 16:35 | 显示全部楼层
吉奥特 发表于 2024-1-4 11:13
intel为啥不弄个64全小核的志强

说啥胡话呢, Xeon都堆到288 E-core了
发表于 2024-1-4 17:11 | 显示全部楼层
Ownab 发表于 2024-1-4 10:00
需求这么强烈的话 看看W系列咯

https://ark.intel.com/content/www/us/en/ark/products/series/125035/ ...

W系列不是ring
发表于 2024-1-4 23:56 来自手机 | 显示全部楼层
amd也是ringbus呀,epyc是一级ringbus互联四个模块,每个模块连接3个ccd和3组内存,每个ccd内是8核的第二级ringbus。
发表于 2024-1-5 00:02 来自手机 | 显示全部楼层
13代实际上是12个,比12代多俩是因为ring频率高了
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2025-1-21 00:54 , Processed in 0.014675 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表