感觉zen4就是既要又要的典型啊

kingzfx · 发表于 2022-9-3 10:02

锐龙 4

至少翻2次，南桥这个鬼设计，谁知道测试周期有多短？所以内测变公测，全民付费买单，

cpu的顶盖都是一个坑，明明可以多做出来一部分遮盖掉电容，弄成豁牙子，这硅脂不好涂，又得纠结。

一垄断就摆烂。

panzerlied · 发表于 2022-9-3 10:33

kingzfx 发表于 2022-9-3 10:02
锐龙 4

至少翻2次，南桥这个鬼设计，谁知道测试周期有多短？所以内测变公测，全民付费买单，

不愧是快科技懂王

fszjq23 · 发表于 2022-9-3 10:37

提示: 作者被禁止或删除内容自动屏蔽

gartour · 发表于 2022-9-3 10:39

kingzfx 发表于 2022-9-3 10:02
锐龙 4

至少翻2次，南桥这个鬼设计，谁知道测试周期有多短？所以内测变公测，全民付费买单，

啊？垄断。。。。。。。

tudou02 · 发表于 2022-9-3 10:40

蠢，，，，，

QSG · 发表于 2022-9-3 10:41

xks07 发表于 2022-9-3 08:33
你这说的是牙膏吧？
你看看三大家B660的价格
有点性能优势主板就杀猪。

这代am5怕是比i家主板更贵

af_x_if · 发表于 2022-9-3 10:56

QSG 发表于 2022-9-3 10:41
这代am5怕是比i家主板更贵

为啥？

Nextime · 发表于 2022-9-3 11:55

jim9606 发表于 2022-9-3 02:18
不管是I还是A都是以高性能通用计算为目标设计架构啊，消费市场都是顺带做做，节能是为了更好地堆核而已。这 ...

Intel MSDT和HEDT是完全不同的总线方案的，一个ringbus，另一个mesh，也就是说intel MSDT如果要死磕单ring方案的话，以后固定12个ring agent就跑不了……

Seraphlich · 发表于 2022-9-3 12:08

kingzfx 发表于 2022-9-3 10:02
锐龙 4

至少翻2次，南桥这个鬼设计，谁知道测试周期有多短？所以内测变公测，全民付费买单，

就是，长得不帅，不买

netlzh · 发表于 2022-9-3 13:25

期待明年的M2 Pro和7000系列的移动锐龙。

kingzfx · 发表于 2022-9-3 13:42

af_x_if 发表于 2022-9-2 10:53
热密度是啥？
功率除面积么？Zen4之前明显I厂更高呀。

热密度都不懂？晶体管密度还远低于？

你家物理和语文，就是门卫教的吧？ intel 10nm是不如台积电3nm ，但是 6nm 7nm的产品。也就2-3成以内的差距。根本没达到全面甩开。

所以你才看到，2家产品出厂既是灰烬，要不是需要散热器的成本偏高，2家直接做150w，标配280/380水冷。

af_x_if · 发表于 2022-9-3 14:17

kingzfx 发表于 2022-9-3 13:42
热密度都不懂？晶体管密度还远低于？

你家物理和语文，就是门卫教的吧？ intel 10nm是不如台积电3nm ...

所以你不知道实际晶体管密度是啥意思。

Neo_Granzon · 发表于 2022-9-3 14:31

liyichao97 发表于 2022-9-1 23:55
重点完全在服务器和高端轻薄本，这两个是最赚并且提升企业“形象”（国外玩消费电子的人有个很好的词：mind ...

可是zen4c的面积真的能做那么小吗？具体的CCD要怎么设计呢？

zoo · 发表于 2022-9-3 14:52

我来补齐标题
[CPU] 感觉zen4就是既要（服务器）又要（个人电脑）的典型啊

另外，要不要这么空对空的打晶体管密度这个话题？别拿宣传的理论值来说密度，台积电5nm号称180MTr/mm的密度，实际上zen4大概能达到90. 牙膏的查不到，有没有真实数据秀出来比一比吗，物理原理不会恰饭，只会有事说事

af_x_if · 发表于 2022-9-3 15:52

而且，现在对AMD念经一样说积热的人知不知道积热一词的规模使用源自3代酷睿的高科技硅脂么？
散热明显瓶颈在顶盖，从此一门手艺也开始普及“开盖换液金”，超频社区流通各代英特尔处理器的开盖用支架的3D打印图纸，甚至小规模量产开盖器。
甚至9代换回钎焊都热，被DIY指出用的还是低温焊料的所谓软钎焊导热率不如AMD的所谓硬钎焊
直到10代削die，才大幅改善顶盖的散热。

对有这段历史记忆的我来说，在顶盖散热方面，AMD在对9代酷睿的时候都是领先的，而面对削die在我看来也就是等AMD跟进削die手艺罢了。

lqf3dnow · 发表于 2022-9-3 18:09

我觉得AMD的南桥设计很有创新意义，既然高端主板要更多的I/O和PCIe，那就挂两个南桥好了，而且发热还不大，比X570用CPU里的I/O DIE做南桥好多了

liyichao97 · 发表于 2022-9-3 18:29

Neo_Granzon 发表于 2022-9-3 14:31
可是zen4c的面积真的能做那么小吗？具体的CCD要怎么设计呢？

用高密度的库和布线方式呗
举个例子就很清楚了，苹果a15/m2的大核和一个zen4的核心制程类似、面积相近。同样一片硅，苹果可以往里塞进一个很高ipc的架构，但高密度的代价就是频率上不去；而zen4是给一个ipc低得多的“小”核心用了低密度高频率的工艺，得到的峰值性能比苹果更高，但代价是功耗也高。
既然规模比苹果小得多，那只要放弃高频，去用高密度的工艺自然就能做得面积很小，只是频率当然要妥协很多了

账号		自动登录	找回密码
密码			加入我们

fszjq23 fszjq23 当前离线积分 3405	发表于 2022-9-3 10:37 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
fszjq23 fszjq23 当前离线积分 3405
	回复举报

[CPU] 感觉zen4就是既要又要的典型啊