有感于现在intel工艺密度基础上的CPU设计团队能力。

dychenyi · 发表于 2022-11-5 15:36

好久没看cpu了，今天稍微了解了下。
如今Intel13代对AMD7000，只是10nmDUV工艺对决台积5nmEUV工艺，没错吧。
按照工艺参考网上的各种推算晶体管密度或是实测？10nm：~100MTr/mm²， 5nm：~171MTr/mm², 虽说台积节点吹嘘，但也落后至少一个世代。
就这塞下了同等性能的核心数量，晶体管数量肯定大幅落后，按上面密度加上die size推算顶多才6, 7成的晶体管数量？最后性能还能打。
这设计团队妥妥很神奇，猪队友落后的工艺影响了功耗，这没办法。可能也不是本事的能力，猜测股东要用榨干DUV最后一滴剩余价值吗？
不知道下一代7nmEUV，密度爆发到237MTr/mm²，是现有10nm2倍，规模轻松达到现在的2倍，这是怎样的性能表现。。

QQ图片20221105151357.jpg

$A6T){M3_BP977V(6@$RW.png$

T.JOHN · 发表于 2022-11-5 15:55

没怎么样，下一代8p16e变成6p16e。明年这个时候你就能买到比13代少2个大核心的14代了

liyichao97 · 发表于 2022-11-5 15:56

一个golden cove的面积顶zen4两个那么大，晶体管比zen4多不少（要考虑到先进节点的sram密度提升是很少的，5nm的真实密度领先幅度不会有纸面上那么大，远到不了2倍），实际上基本上舆论都是在诟病golden cove的面积效率很差，还被amd做ppt挂了两次（一次zen3一次zen4）
raptor lake实现了相似的多核性能而面积没失控是因为小核gracemont的面积效率还是很优秀的，但amd其实也准备了个2倍密度的zen4c

秋天的酒 · 发表于 2022-11-5 16:16

因为台积电和三星的几nm已经变成商标而不是真实制程了，intel现在直接叫intel7 intel4也是一个道理，本来就不能直接比较。

dychenyi · 发表于 2022-11-5 16:24

liyichao97 发表于 2022-11-5 15:56
一个golden cove的面积顶zen4两个那么大，晶体管比zen4多不少（要考虑到先进节点的sram密度提升是很少的，5 ...

不考虑密度吗? 怎么晶体管会多。
SRAM的密度应该也会随着工艺提升会增加啊。

TSMC 10nm does *not* scale 2.1x. TSMC has reported a 0.52x number.Here's SRAM:
Intel 22nm = 0.108µm² / 0.092µm² (high density)
TSMC 16nm = 0.07µm² (high density)
Samsung 14nm = 0.080µm² / 0.064µm² (high density)
Intel 14nm = 0.0588µm² / 0.0500µm²
Samsung 10nm = 0.049µm² / 0.040µm²
TSMC 10nm = 0,0364µm²F (high density)
Intel 10nm = 0.0312µm²F / 0,0272µm²F (with assumed 1.84x scaling like 22->14 high density)
TSMC 7nm = 0.0207µm²F (high density / -43%)

dychenyi · 发表于 2022-11-5 16:32

T.JOHN 发表于 2022-11-5 15:55
没怎么样，下一代8p16e变成6p16e。明年这个时候你就能买到比13代少2个大核心的14代了 ...

还是看最终疗效。
a16才2个p核还不是傲视群雄。

dychenyi · 发表于 2022-11-5 16:37

秋天的酒发表于 2022-11-5 16:16
因为台积电和三星的几nm已经变成商标而不是真实制程了，intel现在直接叫intel7 intel4也是一个道理，本来就 ...

的确是这样，这是foundry代工厂招揽生意的一种方式。
从密度上下一代intel7≈T5≈S3

无标题.png

liyichao97 · 发表于 2022-11-5 16:40

dychenyi 发表于 2022-11-5 16:24
不考虑密度吗? 怎么晶体管会多。
SRAM的密度应该也会随着工艺提升会增加啊。

考虑密度了啊，但顶不住golden cove有2个zen4那么大啊
你这列出来的sram数据也恰好证实了我说的观点，主楼表格里列的理论逻辑密度，tsmc n5是intel 10nm的1.7倍，但是sram就只有1.5倍，所以真实cpu里密度提升肯定明显小于1.7倍，更加抵消不了2倍的物理大小

5d5588cf · 发表于 2022-11-5 16:42

n5 171.3,牙膏7ff 180，怎么不把直接拿10年前的估算数据来用算了

koney · 发表于 2022-11-5 16:50

intel这大核都有人吹吗，ipc完全对不起规模啊。而且cpu设计团队要给idm下跪好吗，工艺上高频容易加上imc给力游戏性能压了zen4一头，加上自家工艺成本也低还可以打价格战。

texnis · 发表于 2022-11-5 16:50

Zen4 的CCD面积71mm2，晶体管数量65.7亿，密度只有93mtr/mm2

dychenyi · 发表于 2022-11-5 16:55

本帖最后由 dychenyi 于 2022-11-5 17:05 编辑

5d5588cf 发表于 2022-11-5 16:42
n5 171.3,牙膏7ff 180，怎么不把直接拿10年前的估算数据来用算了

你为什么不看下7楼？

土星实验室 · 发表于 2022-11-5 16:59

intel 14nm++++≈台积电10nm,intel 10nm ≈ 台积电7nm，intel是老老实实按实际密度标，TMSC和三棒怎么吹牛怎么来，好吧，现在intel直接来个intel7/intel4

dychenyi · 发表于 2022-11-5 16:59

koney 发表于 2022-11-5 16:50
intel这大核都有人吹吗，ipc完全对不起规模啊。而且cpu设计团队要给idm下跪好吗，工艺上高频容易加上imc给 ...

为什么不能吹？
外边AMD各种秒杀啊。
又是yes又是勇猛的。
我以为intel追不上了呢。

BFG9K · 发表于 2022-11-5 17:04

T.JOHN 发表于 2022-11-5 15:55
没怎么样，下一代8p16e变成6p16e。明年这个时候你就能买到比13代少2个大核心的14代了 ...

谁说的MTL- S的6+16是同代MSDT最高规格了？你以为ARL的8+16不是同代的吗？

dychenyi · 发表于 2022-11-5 17:04

texnis 发表于 2022-11-5 16:50
Zen4 的CCD面积71mm2，晶体管数量65.7亿，密度只有93mtr/mm2

所以核心面积还是和工艺提升密度关系不大？
该大还是大，p核该拉还是拉？

qiujiawei · 发表于 2022-11-5 17:08

14nm++++++++，YYDS

翰墨留香 · 发表于 2022-11-5 17:17

牙膏10nm还是duv啊？

dychenyi · 发表于 2022-11-5 17:21

翰墨留香发表于 2022-11-5 17:17
牙膏10nm还是duv啊？

人类DUV做出来的最强密度产品？
笑狗头摊手..

5d5588cf · 发表于 2022-11-5 17:37

dychenyi 发表于 2022-11-5 16:55
你为什么不看下7楼？

7楼那张看了啊，上面不是写牙膏7ff 180MTr/mm^2?我又不是讲现在的Intel 7是7ff。10年前牙膏甚至连14ff都没有，最早的roadmap是15ff，所以我说拿10年前的roadmp来用的意思就是不管是1楼和7楼的数据不止跟10年前的roadmap一样outdated，同时也是错的。180这数字不会出现在牙膏的任何一个的制程上面，不管是过去还是未来。至于n5的171MTr/mm^2的早就被人用电子显微镜实拍是错的，实际上只有137MTr/mm^2。

dychenyi · 发表于 2022-11-5 17:49

5d5588cf 发表于 2022-11-5 17:37
7楼那张看了啊，上面不是写牙膏7ff 180MTr/mm^2?我又不是讲现在的Intel 7是7ff。10年前牙膏甚至连14ff都 ...

有没有最近的密度对比发下链接啊，另外你说t的n5才130，这差的还不少啊。

深圳老胡 · 发表于 2022-11-5 17:52

翰墨留香发表于 2022-11-5 17:17
牙膏10nm还是duv啊？

DUV如果采用多重曝光，理论上可以做到台积电标称的5nm节点。只不过技术难度太高导致生产效率和良率都太低，完全没有商业价值罢了。

中芯国际的N7+，就是DUV做出来的。只是现在的大环境，无论是厂家还是业界，都不想做过多讨论，对行业感兴趣的自然心里明白，所以稍微有点数就得了。

903347749 · 发表于 2022-11-5 17:53

这代zen4 AMD把5nm的buff用到服务器处理器上了，核心都达到128核了

yahochina · 发表于 2022-11-5 17:56

只要是INTEL，吹就对了，当年P3,P4性能上被AMD打的满地找牙，一样不耽误INTEL卖货赚钱。

koney · 发表于 2022-11-5 17:58

dychenyi 发表于 2022-11-5 16:59
为什么不能吹？
外边AMD各种秒杀啊。
又是yes又是勇猛的。

该吹的是intel7的工艺好，能上高频，而不是cpu设计得多牛逼，gdc本质是个大力出奇迹的架构

AceEX · 发表于 2022-11-5 18:12

本帖最后由 AceEX 于 2022-11-5 18:14 编辑

高性能领域都要降密度冲高频的，理论密度看看就好，zen4ccd实际不到100，牙膏这个10nm+++大约40多，不过牙膏工艺除了密度之外的指标还是很强的，能效和台漏电n5差距不大，打打那堆7nm节点的确实优势说最强duv工艺没什么问题，架构反而没有多出彩

tim6252 · 发表于 2022-11-5 18:14

本帖最后由 tim6252 于 2022-11-5 18:15 编辑

首先二者架构差异巨大成本模式也巨大 amd不管gpu和cpu选择的就是更小的模块化组成这样方便整体控制单die的成本方便服务器市场发力而intel的就还是ring这套东西的不能只从总体性能来看台积电的工艺比intel好这时肯定的 amd用的就是相对intel更高的密度做更小的芯片结构来省钱的从13和7000来看二者性能差异其实很小但是13的功耗和成本明显是更高的看看最近7000系得显卡定价就知道了这次同样也是小核心组成

AceEX · 发表于 2022-11-5 18:17

liyichao97 发表于 2022-11-5 16:40
考虑密度了啊，但顶不住golden cove有2个zen4那么大啊
你这列出来的sram数据也恰好证实了我说的观点，主 ...

然而实际的zen4ccd密度差不多是牙膏整个die的2倍。。

pcgsf22 · 发表于 2022-11-5 18:24

AceEX 发表于 2022-11-5 18:17
然而实际的zen4ccd密度差不多是牙膏整个die的2倍。。

然而为了省成本的ccd架构先天性i/o性能弱于monolith，必需要大缓存弥补

dychenyi · 发表于 2022-11-5 18:42

koney 发表于 2022-11-5 17:58
该吹的是intel7的工艺好，能上高频，而不是cpu设计得多牛逼，gdc本质是个大力出奇迹的架构 ...

能上高频可不仅仅是工艺的问题吧。
电路设计不行，能上高频？
而如果说工艺好，现在可不是功耗要300瓦的问题了。

账号		自动登录	找回密码
密码			加入我们

[CPU] 有感于现在intel工艺密度基础上的CPU设计团队能力。

浏览过的版块