找回密码
 加入我们
搜索
      
查看: 11085|回复: 44

[CPU] 浅谈CPU缩肛之我见

[复制链接]
发表于 2024-6-5 11:10 | 显示全部楼层 |阅读模式


防掉压一直被超频玩家誉为黑魔法,使得CPU以较低的电压运行在较高的频率著称。

Intel12代以及以上的CPU型号把核心供电转移到CPU内部,外部供电统一1.8v

至于Intel内部从的防掉压性能如何以及会不会产生缩肛问题还需要长时间测试测试。

至于各大论坛反馈来看还是缩



我认为缩肛的来源因素:防掉压



华硕主板的防掉压等级越高越激进,其他的板厂BIOS设置相反。

具体测试办法就是打开CPUZ,跑一下Cinebench R23看看CPUZ电压掉不掉,有掉压就是正常,没掉压就是防掉压开的太积极

有些板厂出厂自带一些防掉压,其实是不建议的。我还是建议关掉防掉压的好。(很可能是默认设置就缩肛的罪魁祸首)



至于防掉压会让CPU寿命减少的原因在于

CPU的峰值功耗大概200~400瓦,静置只有20瓦,如果以 0.2v 的浮动电压来讲,中间相差了1000个安培的电流。CPU突然从高峰转到静置状态的时候,CPU供电是需要反馈时间来响应的。

CPU从高负载转为静置状态,这一瞬间突然不吃这些电流了。而在这一瞬间,通过什么方法去释放从主板供电到CPU之间这一段的能量?

所以CPU高负载或压力测试下的掉压完全是一种自然现象,当CPU从负载转移到闲置状态下会自然的通过增压来吸收这部分能量,你可以认为CPU的掉压和增压是一个很好的弹性保护区间,开启防掉压相当于把这个弹性区间抹杀了

如果你开启了非常激进的防掉压,在CPU高负载状态转为静置状态的一瞬间,这200瓦的瞬时能量将会转化为超过CPU承受能力的一个电压尖峰,而你的CPU峰值功耗越高,这个尖峰就会越高,这种瞬时尖峰是无法在软件上显示出来的,长此以往你的CPU晶体管就会受到这种电压毛刺的摧残。


之前有些玩家还声称降压也会导致CPU缩肛,我认为其实就是防掉压开的太激进。



至于1.4v是不是高压,Intel官方白皮书Datasheet volume 1 of 2

VCCcore最近几代给的核心参考供电都非常高,12代开始最高电压可以为1.72v,

而且AMD和Intel这边睿频闲置状态下笔记本电压基本上都是1.4v,

至于所谓的超频高手说1.4v是高压,intel那么大出货量笔记本台式机都是1.4v起步,难道他们比intel和AMD还懂得多?

补:最新Intel CPU规范改为1.6v电压,不超过100度



以下是国外评测室关于外部LLC过冲电压图,使用的9900K,因为12代将供电转移到CPU内部所以无法测得。(个人认为过冲的高度应该和功耗相关)

大概就是1级防掉压,掉多少就能过冲多少。我感觉如果1.4v大概能过冲到1.6v,但是如果功耗越高,比如13900这样,应该会过冲更高


无防掉压

无防掉压



LV2

LV2



LV3

LV3



LV4

LV4



LV5

LV5



LV6

LV6



LV7

LV7



发表于 2024-6-5 11:16 | 显示全部楼层
缩缸是多方面原因
一是默认使用14代i7 i9以及13代i9的用户,如果主板默认电压给得太激进,在睿频模式的高低电压来回切换中容易损坏(当然这个跟CPU硬件本身设计过于灰烬也有关);
二是超频同时降压达到硬件极限,大电流超标导致硬件物理损坏,常见就是硬上某频率,过测隔了一段时间又过不了了;
三是你说的原因,也是我之前反复提过的,可惜很多人就是不信。防掉压拉得太高的同时超频,过冲非常严重,瞬时冲击对CPU造成的损坏。
发表于 2024-6-5 11:17 | 显示全部楼层
那意思是拉高电压 开低防掉压 比较稳是么,待机1.6v大概谁看了都不开心吧
发表于 2024-6-5 13:21 | 显示全部楼层
电源问题,重载→轻载出现抛负载,电源动态调整不行。
发表于 2024-6-5 15:01 | 显示全部楼层
说白了,很多所谓的超频就是瞎胡搞呗~
发表于 2024-6-5 15:06 | 显示全部楼层
直接定频定压是不是就好了?
发表于 2024-6-5 15:08 | 显示全部楼层
高熱也是加速了損耗的根源之一吧??
以前制程105度隨便造..現在不降頻就涼透和不穩定
发表于 2024-6-5 16:06 | 显示全部楼层
电压1.6v那温度有多高连想都不敢想。
发表于 2024-6-5 16:14 来自手机 | 显示全部楼层
搞得我都不敢买 k 后缀的 u 了
发表于 2024-6-5 16:18 | 显示全部楼层
ITNewTyper 发表于 2024-6-5 13:21
电源问题,重载→轻载出现抛负载,电源动态调整不行。

就算调了也没用,低电压下,电流增速太恐怖了,没直接干爆掉就很不错了。intel这种降压大电流的路子本来就不对头,晶体管发热越来越恐怖不就是这电路特性么,电压电流平衡点不好么,至少发热更容易控制?
发表于 2024-6-5 16:22 来自手机 | 显示全部楼层
抽象哥还在超频有罪真是服了……超能网那颗14900ks样本不开高防掉压都没法过测
发表于 2024-6-5 16:39 | 显示全部楼层
fycmouse 发表于 2024-6-5 16:18
就算调了也没用,低电压下,电流增速太恐怖了,没直接干爆掉就很不错了。intel这种降压大电流的路子本来 ...

总觉得你这个说法有点矛盾,一般电压越高 电流也会越大。反之电压越低 电流也越小。这里电流小了(满载情况下),CPU就喂不饱了 。为了稳定只能通过适当抬高电压保证CPU正常工作。
发表于 2024-6-5 16:47 | 显示全部楼层
cpu缩肛本质上是默认出厂频率拉的太高了,灰烬中的灰烬,自然久了容易出问题,出厂少个0.2ghz比什么都有用。
也不用深究这个问题了,游戏玩家的话amd zen5新出的把intel锤爆了,x3d版本还没出,这个更猛,已经不打算用intel的u了。
发表于 2024-6-5 19:00 | 显示全部楼层
电压过冲时电流必然剧跌,没毛病,不用担心。电压、电流和频率都高,“三高”,这个时候别说晶体管,就算是金子做的,时间久点也可能吃不消。高电压和高电流的组合就是U*I,等于P就是高功耗。高频就是一秒内的开关次数,那开关速度,那磨擦,产生的热量想想就酸爽,移动基站的功率不大,功率模块却发热不小,就这道理,我的手就就被灼过。CPU的每一档工艺,都有一个”三高“的临界点,到那段频率时,各核心的体质明显良莠不齐,按理加压还能跑高一些,但此时散热已经顶不住
发表于 2024-6-5 19:32 来自手机 | 显示全部楼层
XD得稳定性 发表于 2024-6-5 19:00
电压过冲时电流必然剧跌,没毛病,不用担心。电压、电流和频率都高,“三高”,这个时候别说晶体管,就算是 ...

cpu 的发展,还是需要广大爱好者
发表于 2024-6-5 19:34 | 显示全部楼层
那么降压不超频会不会缩
发表于 2024-6-5 19:46 | 显示全部楼层
这过冲是典型的DCDC转换电路反馈速度不够快引发,以前CPU核心供电在主板上,还喜欢堆一大堆电容,反馈速度不可能快,所以重载突变成轻载会出现严重过冲。而12代开始核心供电在处理器内部了,也不再有外接电容(否则就不存在12代开始,外部仪器测不到核心电压曲线的问题),这个反馈速度我认为是足够快的,过冲应该会好很多。
13、14代容易缩,我认为是制程太先进了,晶体管尺寸太小,高温引发电子迁移甚至绝缘破坏的概率大很多!而Intel为了性能好看又是出厂既灰烬级别的超频,动不动跑出来近300瓦的高功耗,散热器稍微差一点就是100度。所以你看现在的“原厂修正BIOS”都是把电流和功率限制的很低,而不会去修改什么防掉压。
发表于 2024-6-5 19:51 | 显示全部楼层
fycmouse 发表于 2024-6-5 16:18
就算调了也没用,低电压下,电流增速太恐怖了,没直接干爆掉就很不错了。intel这种降压大电流的路子本来 ...

晶体管的发热可以理解成电阻,电压越高电流越大
而不是功率恒定,电压越低电流越大。
实际摸体质操作中可以观察到,电压给的越低,满载电流就越小,满载功率也随着下降。
 楼主| 发表于 2024-6-6 10:43 | 显示全部楼层

ii

本帖最后由 136185925 于 2024-6-6 10:46 编辑
bigeblis 发表于 2024-6-5 19:46
这过冲是典型的DCDC转换电路反馈速度不够快引发,以前CPU核心供电在主板上,还喜欢堆一大堆电容,反馈速度 ...


是这个道理

但是,我坚持认为数字电路的反馈系统通常都是取决于你里面的微控制器的响应速度。模拟电路的反馈是非常快的,因为不包含数字芯片的响应时间。

所以基于这个想法,我认为即使你把反馈电路安排在CPU内部,他依旧是数字反馈,那么必然就存在电压过冲。虽然响应时间越快,溢出的能量带来的尖峰越少,可总是会有能量溢出。

所以既然总会有能量溢出,那么就只能用电容进行补偿了。溢出的能量的多少是随机的,而CPU上面的几颗电容根本无法吸收这些溢出能量带来的电压尖峰
发表于 2024-6-6 11:01 | 显示全部楼层
136185925 发表于 2024-6-6 10:43
是这个道理

但是,我坚持认为数字电路的反馈系统通常都是取决于你里面的微控制器的响应速度。模拟电路的 ...


没有人规定处理器硅晶片里不能做模拟电路。模拟数字混合芯片技术早就烂大街了,没道理Intel不会用。在这种反馈速度要求超高的地方使用模拟反馈是很合理也很正常的做法,只需要把基准电压或反馈采样电阻做成数控的就可以实现数字控制模拟反馈。然后使用很高的DCDC频率,就可以使用很小的储能电容(个人猜测就是基板背面那些电容)实现合适的性能。
对DCDC电路来说,反馈回路的速度,最大的问题就是那输出储能电容,这个电容容量越大反馈越慢!
发表于 2024-6-6 11:18 | 显示全部楼层
bigeblis 发表于 2024-6-5 19:46
这过冲是典型的DCDC转换电路反馈速度不够快引发,以前CPU核心供电在主板上,还喜欢堆一大堆电容,反馈速度 ...

问一下
如果  Default设置 (PL1 253 / PL2 253 / IccMax 307)
只把AC load line改成0.8 (原本0.5 / Intel默认1.1 的折衷设置)
是否还是有 游戏闪退 / 用久缩缸 的问题 ?
发表于 2024-6-6 11:20 | 显示全部楼层
jiangjiejjjjjj 发表于 2024-6-5 11:17
那意思是拉高电压 开低防掉压 比较稳是么,待机1.6v大概谁看了都不开心吧

思路是这样的,而且这样还能有效防止低载掉压死机。但肯定不会高到1.6v
 楼主| 发表于 2024-6-6 11:41 | 显示全部楼层
本帖最后由 136185925 于 2024-6-6 11:46 编辑
bigeblis 发表于 2024-6-6 11:01
没有人规定处理器硅晶片里不能做模拟电路。模拟数字混合芯片技术早就烂大街了,没道理Intel不会用。在这 ...


是这样的,

但是问题在于,反馈电路可以做成模拟的,但是只有数字电路才能采取调整动作

横竖都要用到数字电路,所以必然存在响应时间,那就必然存在能量溢出导致的电压尖峰。

其实道理很简单,从检测能量溢出 -> 通知数字电源芯片 -> 数字电源芯片开始调整PWM信号周期,这个过程一定会有延迟

你可以前两步用模拟电路,但是最后一步还是无法绕开
发表于 2024-6-6 11:44 | 显示全部楼层
jiangjiejjjjjj 发表于 2024-6-5 11:17
那意思是拉高电压 开低防掉压 比较稳是么,待机1.6v大概谁看了都不开心吧

非手动电压(vf point)+acll+tvb电压优化,牙膏默认规定也是这么用的
你非要手动电压还想待机低电压那确实做不到
发表于 2024-6-6 11:52 | 显示全部楼层
本帖最后由 ghgfhghj 于 2024-6-6 12:03 编辑

“所以CPU高负载或压力测试下的掉压完全是一种自然现象”这个不准确的
其实掉不了多少,这个掉压是llc主动产生来补偿undershoot的,
通常意义上的高防掉压实际指的是低llc阻值
在“满载平均电压”相同时,llc的阻值越低就掉越少,undershoot最多,overshoot也最多,
而因llc以及物理原因产生的掉压是通过acll去补偿的,手动电压下acll会被禁用,因此只能使用较高的待机电压
因此高功耗的13-14代我是不推荐手动电压的

以你所举的ElmoreLab为例

llc8的阻值为0.01,可以看到最低值远低于负载平均电压,而最高值则远高于待机电压
llc3的阻值为1.1(intel标准),最低值稍低于负载平均电压,最高值也只是略高于待机电压,显然是更好的
而待机电压和负载平均电压的差距,则是通过acll去补偿抵消的

另外掉压和过冲的大小都和电流正相关,13代cpu尤其是i9的电流远超之前的msdt平台cpu,因此才有更多的人去提及
发表于 2024-6-6 14:21 | 显示全部楼层
kozaya 发表于 2024-6-6 11:18
问一下
如果  Default设置 (PL1 253 / PL2 253 / IccMax 307)
只把AC load line改成0.8 (原本0.5 / Intel ...

这个你问我?目前好像没有那个权威说自己解决了缩肛问题!
发表于 2024-6-6 14:32 | 显示全部楼层
ghgfhghj 发表于 2024-6-6 11:44
非手动电压(vf point)+acll+tvb电压优化,牙膏默认规定也是这么用的
你非要手动电压还想待机低电压那确 ...

待机电压高低其实无所谓,主要就是一个轻载一个重载状态的电压比较关键,前者涉及游戏主频高低和电压过高缩缸风险,后者主要其实就是跑分和散热功耗优化了,反正都不重要了,最近天热全默认,统统auto,等年底新品了。
发表于 2024-6-6 14:53 | 显示全部楼层
本帖最后由 bigeblis 于 2024-6-6 14:58 编辑
136185925 发表于 2024-6-6 11:41
是这样的,

但是问题在于,反馈电路可以做成模拟的,但是只有数字电路才能采取调整动作



你看看这个:https://www.analog.com/media/en/technical-documentation/data-sheets/ltm4681.pdf
这是个典型的模拟数字混合DCDC芯片
里面有个内部结构框图
屏幕截图 2024-06-06 143306.jpg

你可以看到,模拟与数字部分是分开的,所有的反馈都是模拟的,数字部分仅进行回读以及电路设置操作。
当要求的输出电压经过数字部分设置后,剩下的实际改变输出电压值、防止过冲等操作,都是模拟反馈电路的工作,和数字部分无关。也就是说,你认为的“由数字部分进行输出电压反馈调整操作”是不存在的。亚德诺就能这样设计了,想来Intel的工程师也能考虑到这点。
数字控制天生就是片段化操作,有个时序问题!我不认为会有人在大功率精密DCDC上使用数字式反馈,这样必定会有个周期性的反馈失控时间,要求不高的普通DCDC这样玩可以,负荷频繁大范围波动、输出电压又非常低的CPU核心供电电路这样玩岂不是很容易烧负载?

发表于 2024-6-6 20:58 | 显示全部楼层
ITNewTyper 发表于 2024-6-5 16:39
总觉得你这个说法有点矛盾,一般电压越高 电流也会越大。反之电压越低 电流也越小。这里电流小了(满载情 ...

别一般两般的,功率不变的情况下,电压小幅波动,电流波动有多大,特别是所谓的防掉压情况下。牙膏家晶体管的热量主要就是来自于大电流!这个你可以去参考一下电流跟电压的功率放大电路的特点。
发表于 2024-6-7 11:21 | 显示全部楼层
bigeblis 发表于 2024-6-6 14:53

你看看这个:https://www.analog.com/media/en/technical-documentation/data-sheets/ltm4681.pdf
这 ...

现在DSP芯片可以做数字处理的PID算法。adc采样速率可以达到1us一次。开关电源每输出一个脉冲,就能检测到反馈。模拟也有,相对来来说 没有数字的可控,成本方面也省下不少,方案也更加成熟。
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2024-11-5 16:08 , Processed in 0.017027 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表